Saltar al contenido
Menú
Inicio
Líneas de investigación
TIME-SENSITIVE NETWORKING (TSN)
ON-CHIP NETWORKS AND MEMORY HIERARCHY
MEMORY HIERARCHIES FOR REAL-TIME SYSTEMS
TASK SCHEDULING AND LOAD BALANCING
DESIGN AND OPTIMIZATION OF PERFORMANCE AND ENERGY EFFICIENCY OF APPLICATIONS
Proyectos
Investigadores
Publicaciones
Repositorios
FPGA for GBDT
POLYGAZ
MATRIX TRANSPOSITION
BVSFM
SPARSE ACCELERATOR
TERTIMUSS
Noticias
Investigadores
Iñigo Gabirondo López
7 mayo 2025
por
Grupo del I3A
Samuel Pérez Pedrajas
5 mayo 2025
por
Grupo del I3A
Nicolás Landeros
30 abril 2025
30 abril 2025
por
Grupo del I3A
Carlos Mayo
30 abril 2025
30 abril 2025
por
Grupo del I3A
Alex Gracia
30 abril 2025
29 abril 2025
por
Grupo del I3A
Lorién López Villellas
24 abril 2025
27 abril 2023
por
Grupo del I3A
Javier Resano
12 mayo 2023
26 abril 2023
por
Grupo del I3A
Jesús Alastruey Benedé
29 enero 2025
24 enero 2023
por
i3a
Alejandro Valero
24 enero 2023
por
i3a
Juan Segarra
29 enero 2025
24 enero 2023
por
i3a
José Luis Briz Velasco
24 enero 2023
por
i3a
María Angélica Dávila Guzmán
12 abril 2023
24 enero 2023
por
i3a
Adrián Alcolea Moreno
5 mayo 2025
24 enero 2023
por
i3a
Teresa Monreal Arnal
24 enero 2023
24 enero 2023
por
i3a
Alba Pedro Zapater
24 enero 2023
por
i3a
Carlos Escuín Blasco
5 mayo 2025
24 enero 2023
por
i3a
Agustín Navarro Torres
5 mayo 2025
24 enero 2023
por
i3a
Víctor Viñals Yúfera
24 enero 2023
por
i3a
Luis M. Ramos
24 enero 2023
por
i3a
Pablo Ibañez
24 enero 2023
por
i3a
Javier Olivito del Ser
5 mayo 2025
24 enero 2023
por
i3a
Enrique F. Torres Moreno
24 enero 2023
por
i3a
Darío Suarez Gracia
24 enero 2023
por
i3a
María Villarroya Gaudó
23 enero 2023
por
i3a
Rubén Gran Tejero
24 enero 2023
23 enero 2023
por
i3a
