Saltar al contenido
Menú
Inicio
Líneas de investigación
ON-CHIP NETWORKS AND MEMORY HIERARCHY
MEMORY HIERARCHIES FOR REAL-TIME SYSTEMS
TASK SCHEDULING AND LOAD BALANCING
DESIGN AND OPTIMIZATION OF PERFORMANCE AND ENERGY EFFICIENCY OF APPLICATIONS
Proyectos
Investigadores
Publicaciones
Repositorios
FPGA for GBDT
POLYGAZ
MATRIX TRANSPOSITION
BVSFM
SPARSE ACCELERATOR
TERTIMUSS
Noticias
PhD Students
Lorién López Villellas
9 mayo 2023
27 abril 2023
por
Grupo del I3A
Carlos Escuín Blasco
24 enero 2023
por
i3a
