Email: luisma@unizar.es
Address: Campus Río Ebro, University of Zaragoza
C/María de Luna 1, Ada Byron Building,
50018, Zaragoza, Spain
ABOUT ME
—
PUBLICATIONS
2018
Proceedings
Valero, Alejandro; Gracia, Darío Suárez; Gran, Rubén; Munoz, Adolfo; Ezpeleta, Joaquín; Briz, José Luis; Ramos, Luis M; Murillo, Ana C; Montijano, Eduardo; Resano, Javier; others,
Actas de las Jornadas SARTECO 2018, 2018.
@proceedings{valero2018atomicidad,
title = {Atomicidad, Consistencia, Paralelismo y Concurrencia en un Trazador de Rayos elaborado a lo largo del Grado en Ingeniería Informática},
author = {Alejandro Valero and Darío Suárez Gracia and Rubén Gran and Adolfo Munoz and Joaquín Ezpeleta and José Luis Briz and Luis M Ramos and Ana C Murillo and Eduardo Montijano and Javier Resano and others},
url = {https://zenodo.org/records/1303185},
doi = {https://doi.org/10.5281/zenodo.1303185},
year = {2018},
date = {2018-09-18},
urldate = {2018-09-18},
booktitle = {Actas de las XXIX Jornadas de Paralelismo},
pages = {201-207},
publisher = {Actas de las Jornadas SARTECO 2018},
abstract = {Para el alumnado de Ingeniería Informática resulta de gran interés alcanzar una visión global de los diferentes niveles de abstracción que permiten entender y explotar un sistema informático. Sin embargo, la organización habitual del Grado de Ingeniería Informática en asignaturas tiende hacia la creación de compartimentos estancos, donde se suele trabajar con un único nivel de abstracción, lo cual conlleva a aislar conceptos y especializar plataformas. Con el objetivo de dotar a un conjunto de asignaturas de una mayor transversalidad, este artículo describe un proyecto consistente en un trazador de rayos paralelo que permite al alumnado experimentar las propiedades de la atomicidad, consistencia, paralelismo y concurrencia de un sistema informático desde el nivel algorítmico de una aplicación hasta las instrucciones de código máquina, incluyendo la interacción entre los diferentes niveles de abstracción del sistema y la relación con las asignaturas involucradas. El desarrollo del proyecto se sustenta con la elaboración de diferentes enunciados de prácticas atendiendo a los distintos niveles de abstracción. Finalmente, se describen los requisitos hardware y software necesarios para el desempeño de las prácticas así como la justificación de la elección del dispositivo Raspberry Pi como plataforma única de desarrollo.},
keywords = {},
pubstate = {published},
tppubtype = {proceedings}
}
2011
Journal Articles
Ramos, Luis M; Briz, José Luis; Ibáñez, Pablo E; Viñals, Víctor
Multi-level adaptive prefetching based on performance gradient tracking Journal Article
In: Journal of Instruction-Level Parallelism, vol. 13, pp. 1–14, 2011.
@article{ramos2011multi,
title = {Multi-level adaptive prefetching based on performance gradient tracking},
author = {Luis M Ramos and José Luis Briz and Pablo E Ibáñez and Víctor Viñals},
year = {2011},
date = {2011-01-01},
journal = {Journal of Instruction-Level Parallelism},
volume = {13},
pages = {1--14},
publisher = {Citeseer},
keywords = {},
pubstate = {published},
tppubtype = {article}
}
2008
Proceedings Articles
Ramos, Luis M; Briz, José Luis; Ibáñez, Pablo E; Viñals, Víctor
Low-cost adaptive data prefetching Proceedings Article
In: European Conference on Parallel Processing, pp. 327–336, Springer 2008.
@inproceedings{ramos2008low,
title = {Low-cost adaptive data prefetching},
author = {Luis M Ramos and José Luis Briz and Pablo E Ibáñez and Víctor Viñals},
year = {2008},
date = {2008-01-01},
booktitle = {European Conference on Parallel Processing},
pages = {327--336},
organization = {Springer},
keywords = {},
pubstate = {published},
tppubtype = {inproceedings}
}
2007
Journal Articles
Ramos, Luis M; Briz, José Luis; Ibáñez, Pablo E; Viñals, Victor
Data prefetching in a cache hierarchy with high bandwidth and capacity Journal Article
In: ACM SIGARCH Computer Architecture News, vol. 35, no. 4, pp. 37–44, 2007.
@article{ramos2007data,
title = {Data prefetching in a cache hierarchy with high bandwidth and capacity},
author = {Luis M Ramos and José Luis Briz and Pablo E Ibáñez and Victor Viñals},
year = {2007},
date = {2007-01-01},
journal = {ACM SIGARCH Computer Architecture News},
volume = {35},
number = {4},
pages = {37--44},
publisher = {ACM},
keywords = {},
pubstate = {published},
tppubtype = {article}
}
2000
Proceedings Articles
Ramos, Luis; Ibáñez, P; Vinals, Víctor; Llabería, José M
Modeling load address behaviour through recurrences Proceedings Article
In: 2000 IEEE International Symposium on Performance Analysis of Systems and Software. ISPASS (Cat. No. 00EX422), pp. 101–108, IEEE 2000.
@inproceedings{ramos2000modeling,
title = {Modeling load address behaviour through recurrences},
author = {Luis Ramos and P Ibáñez and Víctor Vinals and José M Llabería},
year = {2000},
date = {2000-01-01},
booktitle = {2000 IEEE International Symposium on Performance Analysis of Systems and Software. ISPASS (Cat. No. 00EX422)},
pages = {101--108},
organization = {IEEE},
keywords = {},
pubstate = {published},
tppubtype = {inproceedings}
}