Saltar al contenido
Menú
Home
Research lines
TIME-SENSITIVE SYSTEMS AND PERFORMANCE (TSSP)
ON-CHIP NETWORKS AND MEMORY HIERARCHY
MEMORY HIERARCHIES FOR REAL-TIME SYSTEMS
TASK SCHEDULING AND LOAD BALANCING
DESIGN AND OPTIMIZATION OF PERFORMANCE AND ENERGY EFFICIENCY OF APPLICATIONS
Projects
Team
Publications
Repositories
FPGA for GBDT
POLYGAZ
MATRIX TRANSPOSITION
BVSFM
SPARSE ACCELERATOR
TERTIMUSS
News
Collaborators
Víctor Soria Pardos
4 enero 2026
4 enero 2026
por
Grupo del I3A
Alicia Lázaro Huerta
23 octubre 2025
por
Grupo del I3A
Carlos Mayo
30 abril 2025
30 abril 2025
por
Grupo del I3A
Teresa Monreal Arnal
24 enero 2023
24 enero 2023
por
i3a